

(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2005年4月14日 (14.04.2005)

PCT

(10) 国際公開番号
WO 2005/034072 A1

(51) 国際特許分類:

G09G 3/30

(21) 国際出願番号:

PCT/JP2004/014712

(22) 国際出願日:

2004年9月29日 (29.09.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-344256 2003年10月2日 (02.10.2003) JP

(71) 出願人(米国を除く全ての指定国について): パイオニア株式会社 (PIIONEER CORPORATION) [JP/JP]; 〒1538654 東京都目黒区目黒1丁目4番1号 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人(米国についてのみ): 田辺 貴久 (TAN-ABE, Takahisa) [JP/JP]; 〒3502288 埼玉県鶴ヶ島市富士見6丁目1番1号 パイオニア株式会社 総合研究所内 Saitama (JP).


(74) 代理人: 藤村 元彦 (FUJIMURA, Motohiko); 〒1040045 東京都中央区築地4丁目1番17号 銀座大野ビル 藤村国際特許事務所 Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE,

/続葉有]

(54) Title: DISPLAY APPARATUS HAVING ACTIVE MATRIX DISPLAY PANEL, AND METHOD FOR DRIVING THE SAME

(54) 発明の名称: アクティブマトリックス表示パネルを備えた表示装置及びその駆動方法



21i PIXEL DATA PULSE GENERATING PART

22i RESET PULSE GENERATING PART

A POWER SUPPLY LINE Z

B SCAN PULSE

(57) Abstract: A display apparatus having an active matrix display panel, and a method for driving the same, wherein the gate stress can be suppressed to prevent degradation of display quality. A data pulse indicative of a first gate voltage of each film transistor is supplied to a respective one of the pixel parts of a row during supply of a display scan pulse. Thereafter, a reset scan pulse is supplied to the pixel parts of the row, and a reset pulse indicative of a second gate voltage of the film transistor is supplied to the respective one of the pixel parts of the row during supply of the reset scan pulse so as to cause the gate-source voltage of the film transistor to have an opposite polarity to that during light emission driving.

(57) 要約: ゲートストレスを抑制して表示品質の低下を防止することができるアクティブマトリックス表示パネルを備えた表示装置及びその駆動方法。表示用走査パルスの供給時に1の行内の各画素部に薄膜

/続葉有]

WO 2005/034072 A1



SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF,

添付公開書類:
— 國際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

トランジスタの第1のゲート電圧を示すデータパルスを個別に供給し、その後、1の行内の各画素部にリセット用走査パルスを供給し、リセット用走査パルスの供給時に1の行内の各画素部に薄膜トランジスタのゲート・ソース間電圧を発光駆動時とは逆極性にせしめるための薄膜トランジスタの第2のゲート電圧を示すリセットパルスを個別に供給する。